JP1986-61141116- Abstract Oshima Semiconductor Substrate PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-141116

(43) Date of publication of application: 28.06.1986

(51)Int.Cl. H01L 21/20 H01L 21/205 H01L 29/80 H01S 3/18


(21)Application number: 59-263364 (22)Date of filing:

13.12.1984

(71)Applicant: SEIKO EPSON CORP (72)Inventor: OSHIMA HIROYUKI

> **IWANO HIDEAKI KOMATSU HIROSHI**

TSUNEKAWA YOSHIFUMI



(54) **SEMICONDUCTOR SUBSTRATE**

(57)Abstract:

PURPOSE: To contrive the improvement in crystallizability of a Ge thin film by alleviating the mismatching of the lattice by changing a composition ratio x of the Si1-xGex, which is arranged between an Si substrate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and monotonously from the Si substrate side toward the Ge thin film.

CONSTITUTION: On an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is formed and a Ge thin film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of the Si1-xGex thin film is x=0, i.e., the composition of Si in the position where it contacts with the underlying Si substrate 101, and x=1, i.e., the composition of Ge in the position where it contacts with the Ge thin film 103 above. Between them, a value of x changes continuously and monotonously from 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin film can be formed by a reduced CVD method using monosilane gas and german gas. As the composition ratio x is controlled by a flow ratio of the gas, it can be changed as it is desired by changing a gas flow ratio continuously and monotonously.

Patent Number:

JP61141116 1986-06-28

Publication date: Inventor(s):

OSHIMA HIROYUKI; others: 03

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

<u>JP61141116</u> Application Number: JP19840263364 19841213

Priority Number(s):

IPC Classification:

H01L21/20; H01L21/205; H01L29/80; H01S3/18

EC Classification:

EC Classification:

Equivalents:

SEMICONDUCTOR SUBSTRATE

Patent Number:

JP61141116

Publication date:

1986-06-28

Inventor(s):

OSHIMA HIROYUKI; others: 03

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

☐ JP61141116

Application Number: JP19840263364 19841213

Priority Number(s):

IPC Classification:

H01L21/20; H01L21/205; H01L29/80; H01S3/18

EC Classification:

Equivalents:

Abstract

PURPOSE:To contrive the improvement in crystallizability of a Ge thin film by alleviating the mismatching of the lattice by changing a composition ratio x of the Si1-xGex, which is arranged between an Si substrate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and monotonously from the Si substrate side toward the Ge thin film.

CONSTITUTION:On an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is formed and a Ge thin film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of the Si1-xGex thin film is x=0, i.e., the composition of Si in the position where it contacts with the underlying Si substrate 101, and x=1, i.e., the composition of Ge in the position where it contacts with the Ge thin film 103 above. Between them, a value of x changes continuously and monotonously from 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin film can be formed by a reduced CVD method using monosilane gas and german gas. As the composition ratio x is controlled by a flow ratio of the gas, it can be changed as it is desired by changing a gas flow ratio continuously and monotonously.

Data supplied from the esp@cenet database - 12

⑩日本国特許庁(JP)

10 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭61-141116

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)6月28日

H 01 L 21/20 21/205 29/80 H 01 S 3/18 7739-5F 7739-5F

7925-5F 7377-5F

審査請求 未請求 発明の数 1 (全3頁)

H 01 S **公**発明の名称

半導体基板

島

野

②特 願 昭59-263364

②出 願 昭59(1984)12月13日

⑦発明者 大 ⑦発明者 岩 弘 之 英 明

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

79発明者 小松

博 志 古 文

諏訪市大和3丁目3番5号 株式会社諏訪精工告内 諏訪市大和3丁目3番5号 株式会社諏訪精工告内 諏訪市大和3丁目3番5号 株式会社諏訪精工告内

砂発 明 者 恒 川 吉 文 砂出 顋 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

砂代理人 弁理士 最上 私

93 48

1. 発明の名称

半溴体基板

2. 特許請求の範囲

(1) 8i単結晶芸板上に 8i₁₋₂ G 8 2 薄膜を有し、数 8i₁₋₂ G 8 2 薄膜上に G 8 薄膜を有し、数 G 8 薄膜上に GG A 8 薄膜を有することを特徴とする半導体基板。

(2) 前記 8i₁₋₂0e 2 輝 隆 の 組 成 比 2 を、 摩 厚 方 向 に 対 し て、 2 = 0 か ら 2 = 1 ま で 連 税 的 か つ 単 調 に 変 化 さ せ た こ と を 特 数 と す る 特 許 詞 求 の 範 囲 第 1 項 記 載 の 半 導 体 業 板 。

5. 発明の詳細な説明

(童業上の利用分野)

本発明は、化合物半導体デバイヌ用の半導体基板に関する。

(従来の技術)

近年、 Ga A.R を始めとする化合物半導体材料を

用いたデバイスの研究が活発に行なわれている。 これには、高純度で欠陥密度の小さい単結晶半導 体基板が不可欠である。

従来、化合物半導体の単結品若板としては、OaAs 中 In P が 用いられているが、茶板サイズが小さい 上に高価であるという難点を抱えているため、 Bi 単結晶搭板上に Oa As の単結晶形膜をエピタキシャル成長させ、これを化合物半導体デバイス用の 単結晶搭板として用いようとする数みが行なわれている(例えば、 Extended Abstracts of the 16 th(1984 International) Conference on Bolid State Depices and Materials, A 115, 1984)

携2回は、この従来の半導体基板の構成を示す 節面図である。 85単結晶基板 201 上 K Ge 再膜 202 が形成され、さらに註 Ge 存膜上 K Ga As 再膜が形 成されている。

(発明が解決しようとする問題点)

しかし、このように構成された従来の半導体基板は次のような欠点を有している。 ナなわち、 すの表 1 に示すように、 Od と Od Ad の格子定数及び

線影張係数は非常に良く一致し、無めて良好な結 品成長が可能であるが、 Bi と Ge は格子定数が約 4 名、線影張係数が約 1 8 倍、それぞれ異なるた め、 ei 上の Ge 準確のエピタキシャル成長は領め て開業である。このため、 Bi 上の Ge 中には多く の転位が存在し、界面単位密度も高い。これらは

	84	0.6	Ga A 8
格子定数(A)	5. 4 3	5.657	5.653
隸影張保数 (×10 ¹ /deg)	3. 7	6.7	6.7

表 1

Oe 上に形成される Oc As 薄膜の結晶性にも恐影響を与え、欠陥密度の低い身質な Ge As 薄膜を実現することが困難であった。

本発明はこのような従来の問題点を解決するものであり、その目的とするところは Bi 苯 板上に結晶性の良好な Ga As 存保を有する半導体等板を提供するところにある。

(間囲点を解決するための手段) 、

本名明は前記 8i 茶板と前記 Ge 薄膜の間に、

る。また 8in-x 0e ェ 薄膜の 組成比 z は、下の 8i 本板 101 と接 する位置では z = 0、 すかわち 8i の 相成と なってかり、 上の 0e 薄膜 103 と 接 する位 電では z = 1、 すかわち 0e の 組成と かっている。 その間では、 z の値は 0 から 1 まで接続的 かつ歴 調に変化し、 8i と 0e 間の 不整合を緩和している。 上がの 8in-x 0e ェ 薄膜は、 例えばモノシラン(8in) ガスと グルマン (0e He) ガスを 用いて 妹 圧 C V D(化 学気 相成 長) 造により形成 することができる。 組 成上 z は それ ぞれの ガスの 流 号比により 調調 され ガス 現 最 比 を 差続的 かつ 単 類に 変化 さ せる ことに より組成 比 z を 所 値 過りに 変えることができる。

(作用)

本発明の上記の構成によれば、格子不整合の大きい Bi 帯板と Ge 薄膜の関に、両者の中間的な生質を有する Bi₁₋₂ Ge z 薄膜を敷けるため、格子不要合が緩和される。また、組成比 z を連続的に変化させることにより、 Bi の組成から Ge の組成がなめらかに変化し、より一層、格子不要合を緩和することができる。性を著しく改善することができる。

(実施例)

第 1 図は、本発明の実施例にかける半導体業を の断面図である。 8i 基板 101 上に、パッファ 層と なる 8i₁₊₅ Ge ェ 寒膜 102 が形成されてかり、その 上に Ge 専膜 103 と On Ae ಘ膜 104 が形成されてい

ファ層の Bi₁₋₄ Ge ェ 薄膜が 徐 A に 緩和している。 従来は、 パマファ 周となる Bi₁₋₂ Ge ェ 薄膜が存在 しなかったために、 点 A と 点 B が 一致して A り、 格子定数が 不速続に 本化し、 Ge 薄糠と Ga A 8 薄膜 の結晶性に悪影符を及ぼしていた。

(発明の効果)

本発明は以下に述べるような効果を有している。 無 1 に、 8: 本板上に結晶性の優れた Ga As 薄膜を 形成することができる。これは、前述の如く、 バ ~ ファ 所として 8:1-4 Os ェ 薄膜を 対けたことによ る。これにより 8: 茶板上の Os 薄膜の筋晶性が改 巻され、この結果、欠陥密度の小さい直好な Ga As 薄膜を形成することができる。

第2 K、 上記K件って、 Bi 基板上K OGAs を 用いた化合物半導体デバイスを形成することがで きる。このようなデバイスとしては、半導体レー ぜなどの発光デバイスや、トランジスタなどの高 速デバイスが挙げられる。発光デバイスでは、GGAs 海段中の結晶 欠陥は非 発光再結合中心となるため 効率の低級(出力の減少) やしきい信号流の増大 などの思影界を及ぼす。 高速デバイスでは、 GAA8 存储中の結晶欠陥はキャリアの数見源となるため 発動度の減少(動作速度の低下) などの思影罪を及ぼす。本発明によれば、結晶欠陥の少ない GAAR 認権を実現できるため、 BI 茶板上に高性能な化合物単遊体デバイスを実現することができる。

第 5 K、安価で大面積の半導体基板を挽供することができる。 Bi 年 仮は、大量の需要を背景として、 度程 5 インテという大面積 基板が 極めて 安価 K 供給されている。しかも公客や夏原枯渇の心配がない。このよう K 恵まれた Bi 差板上 K *Ga As 存職が彩成でき、 化合物半導体デバイスを突現できることは編めて大きな長所である。

以上述べたように、本格明は数多くの優れた効果を有するものである。

4. 図面の簡単な脱明

銀1図は本発明による半導体基板の構造を示す 断面図である。

第2回は従来の半導体基板の構造を示す断面図

てある。

第3回は本発明の半導体差板に⇒ける格子定数 の深さ方向変化を示すグラフである。

101 . 201 ····· 86 单结品等板

102 ····· 8i1-2 Ge x 母原

105 . 202 04 存城


104 , 203 ······ Ga As 存模

以上


出願人 株式会社 跑訪精工会

代導人 弁理士 最 上






第 1 図



第 2 図



第 3 図